LA 1 Modul 3

Laporan Akhir Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1.  Panel DL 2203D
2.  Panel DL 2203S
3.  Panel DL 2203C
4. Jumper 

 

 

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

    Pada percobaan 1 kondisi 11 adalah rangkaian counter asyncronous 4-bit yang menggunakan JK SR flip-flop dimana sinyal generator hanya dihubungkan ke clock flip flop yang pertama saja. Sinyal clock pada 3 flip-flop lainnya bersumber dari output Q flip-flop sebelumnya. output pada flip-flop pertama (Q0) adalah LSB dan output pada flip-flop terakhir (Q3) adalah MSB. Sehingga rangkaian counter ini dapat menghitung dari 0-15 secara sekuensial. Dimana saat mencapai nilai 15 akan reset kembali ke 0 dan akan terus berulang hingga rangkaian dimatikan. 

 

5. Video Rangkaian[Kembali]

 

 6. Analisa [Kembali]

Percobaan 1 

1.  Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground         ketika SR aktif low ?

        jawab: 

jika input SR dihubungkan ke ground ketika SR aktif low akan menyebabkan output menjadi 15 (1111), karena pada saat SR aktif maka output akan mendai kondisi terlarang, dimana Q dan Q'    sama bernilai 1 sehingga output setiap flip-flop tetap akan bernilai 1 walaupun sinyal genarataor pada flip-flop pertama tetap aktif

2.  Apa yang terjadi jika output Q bar masing-masing flip flop dihubungkan ke input clock flip flop             selanjutnya ?
        jawab:

jika output Q bar masing-masing flip flop dihubungkan ke input clock flip flop selanjutnya akan membuat counter menghitung mulai dari 15 lalu reset ke 0 dan akan berulang hingga rangkaian di matikan, dimana counter ini dapat menghitung samapai 15 (1111). 

 

7. Link Download [Kembali]

• Video Rangkaian [download]
• Datasheet JK Flip-flop 74LS112 [download]