1. Kondisi[Kembali]
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=1, B2=don’t care
74LS112(JK Flip-flop)
pada ic terdapat:
- J dan K sebagai input = T
- R (reset)
- S (set)
- CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 74LS112 akan aktif low
- Q sebagai output
- Q' merupakan kebalikan Q
setiap input pada ic dihubungkan ke saklar yang terhubung ke power (1) dan ground (0) untuk mengatur logika sesuai kondisi yang diinginkan. Rangkaian T flip-flop pada percobaan kondisi 2 berdasarkan kondisinya itu berada dalam keadaan reset (R) yang akan mengatur ulang (menghapus) output Q ke 0. Sehingga saklar B2 = dont care, karena tidak akan memengaruhi output sama sekali. Output Q yang dihasilkan selama T flip-flop berada dalam keadaan reset akan tetap bernilai 0.
0 comments:
Posting Komentar