Rabu, 25 September 2024

  /   Tidak ada komentar   
Laporan Akhir Percobaan 2 Kondisi 2



1. Jurnal [Kembali]





2. Alat dan Bahan [Kembali]


  1.  Panel DL 2203D
  2.  Panel DL 2203S
  3.  Panel DL 2203C
  4. Jumper 
 

 

3. Rangkaian Simulasi [Kembali]







4. Prinsip Kerja Rangkaian [Kembali]
74LS112(JK Flip-flop)

pada ic terdapat:

  • J dan K sebagai input = T
  • R (reset) 
  • S (set) 
  • CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 74LS112  akan aktif low
  • Q sebagai output 
  • Q' merupakan kebalikan Q 

setiap input pada ic dihubungkan ke saklar yang terhubung ke power (1) dan ground (0) untuk mengatur logika sesuai kondisi yang diinginkan. Rangkaian T flip-flop pada percobaan kondisi 2 berdasarkan kondisinya itu berada dalam keadaan reset (R) yang akan mengatur ulang (menghapus) output Q ke 0. Sehingga saklar B2 = dont care, karena tidak akan memengaruhi output sama sekali. Output Q yang dihasilkan selama T flip-flop berada dalam keadaan reset akan tetap bernilai 0.

 
5. Video Rangkaian[Kembali]
 





 6. Analisa [Kembali]




 
7. Link Download [Kembali]






  /   Tidak ada komentar   
Laporan Akhir Percobaan 1 Kondisi 13



1. Jurnal [Kembali]








2. Alat dan Bahan [Kembali]

  1.  Panel DL 2203D
  2.  Panel DL 2203S
  3.  Panel DL 2203C
  4. Jumper 
 

 

3. Rangkaian Simulasi [Kembali]







4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian terdapat 2 ic yaitu:

  1. 7474 (D Flip-flop)

pada ic terdapat:

  • D sebagai input
  • R (reset) 
  • S (set) 
  • CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 7474  akan aktif high
  • Q sebagai output 
  • Q' merupakan kebalikan Q 
  1. 74LS112(JK Flip-flop)

pada ic terdapat:

  • J dan K sebagai input
  • R (reset) 
  • S (set) 
  • CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 74LS112  akan aktif low
  • Q sebagai output 
  • Q' merupakan kebalikan Q 
    setiap input pada ic dihubungkan ke saklar yang terhubung ke power (1) dan ground (0) untuk mengatur logika sesuai kondisi yang diinginkan. Rangkaian D flip-flop dan JK flip-flop pada percobaan kondisi 13 berdasarkan kondisinya itu berada dalam keadaan reset (R) yang akan mengatur ulang (menghapus) output Q ke 0. Sehingga saklar B2-B6 = dont care, karena tidak akan memengaruhi output sama sekali. Output Q yang dihasilkan selama D flip-flop dan JK flip-flop berada dalam keadaan reset akan tetap bernilai 0.
 
5. Video Rangkaian[Kembali]
 




 6. Analisa [Kembali]

 
7. Link Download [Kembali]






Senin, 23 September 2024

Percobaan 2 Kondisi 2

  /   Tidak ada komentar   



1. Kondisi[Kembali]

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=1, B2=don’t care

2. Gambar Rangkaian[Kembali]



3. Video Simulasi[Kembali]



4. Prinsip Kerja Rangkaian[Kembali] 

74LS112(JK Flip-flop)

pada ic terdapat:

  • J dan K sebagai input = T
  • R (reset) 
  • S (set) 
  • CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 74LS112  akan aktif low
  • Q sebagai output 
  • Q' merupakan kebalikan Q 

setiap input pada ic dihubungkan ke saklar yang terhubung ke power (1) dan ground (0) untuk mengatur logika sesuai kondisi yang diinginkan. Rangkaian T flip-flop pada percobaan kondisi 2 berdasarkan kondisinya itu berada dalam keadaan reset (R) yang akan mengatur ulang (menghapus) output Q ke 0. Sehingga saklar B2 = dont care, karena tidak akan memengaruhi output sama sekali. Output Q yang dihasilkan selama T flip-flop berada dalam keadaan reset akan tetap bernilai 0.

5. Link Download[Kembali]

Rangkaian [download]
video simulasi [download]

Percobaan 1 Kondisi 13

  /   Tidak ada komentar   



1. Kondisi[Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=don’t care, B3=don’t care, B4=don’t care, B5=don’t care, B6=don’t care.

2. Gambar Rangkaian[Kembali]


3. Video Simulasi[Kembali]



4. Prinsip Kerja Rangkaian[Kembali] 

Pada rangkaian terdapat 2 ic yaitu:

  1. 7474 (D Flip-flop)

pada ic terdapat:

  • D sebagai input
  • R (reset) 
  • S (set) 
  • CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 7474  akan aktif high
  • Q sebagai output 
  • Q' merupakan kebalikan Q 
  1. 74LS112(JK Flip-flop)

pada ic terdapat:

  • J dan K sebagai input
  • R (reset) 
  • S (set) 
  • CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 74LS112  akan aktif low
  • Q sebagai output 
  • Q' merupakan kebalikan Q 
    setiap input pada ic dihubungkan ke saklar yang terhubung ke power (1) dan ground (0) untuk mengatur logika sesuai kondisi yang diinginkan. Rangkaian D flip-flop dan JK flip-flop pada percobaan kondisi 13 berdasarkan kondisinya itu berada dalam keadaan reset (R) yang akan mengatur ulang (menghapus) output Q ke 0. Sehingga saklar B2-B6 = dont care, karena tidak akan memengaruhi output sama sekali. Output Q yang dihasilkan selama D flip-flop dan JK flip-flop berada dalam keadaan reset akan tetap bernilai 0.

5. Link Download[Kembali]

rangkaian [download]
video simulasi [download]

Modul 2

  /   Tidak ada komentar   




 Modul II

Flip Flop

1. Tujuan [Kembali]
  1. Merangkai dan menguji rangkaian flip-flop
2. Alat dan Bahan [Kembali]
  1. Panel DL 2203D 
  2. Panel DL 2203C 
  3. Panel DL 2203S 
        4. Jumper

3. Dasar Teori [Kembali]

Flip-Flop
Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger).  Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.

a. R-S Flip-Flop
R-S Flip-flop merupakan dasar dari semua flip-flop yang memiliki 2 gerbang inputan atau masukan yaitu R dan S. 
 






Gambar 2.3 R-S Flip-Flop

b. J-K Flip-Flop
Kelebihan J-K Flip-flop adalah tidak adanya kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.
  
Gambar 2.4 JK Flip-Flop
c. D Flip-Flop
D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S. Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.
 
Gambar 2.5 D Flip-Flop
d. T Flip-Flop
T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputannya rendah.
 

 Gambar 2.6 T Flip-Flop

Jumat, 13 September 2024

Laporan Akhir 2

  /   Tidak ada komentar   


1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]

  1. Panel DL 2203D
  2. Panel DL 2203S
  3. Panel DL 2203C
  4. Jumper

 

 


3. Rangkaian Simulasi [Kembali]

Disini kita hanya menggunakan proteus 8 untuk mensimulasikan percobaan 2.

4. Prinsip Kerja Rangkaian [Kembali]

 
 
 
Untuk melakukan operasi aljabar boolean dengan menggunakan gerbang logika maka kita membutuhkan 3 gerbang logika seperti yang ada pada rangkaian sederhana 1 dan 2.
 
Prinsip Kerja:

  1. Terdapat power (1) dan ground (0) pada rangkaian yang berfungsi sebagai pengatur input gerbang logika yang diatur oleh saklar spdt, yang memungkinkan kita bisa memilih kondisi logika 1 atau 0.
  2. masing-masing input akan menuju langsung ke gerbang logika X-OR dan AND, kecuali untuk C'. C' merupakan kebalikan dari nilai C, dan oleh sebab itu maka diperlukan gerbang NOT pada input C'. Atur input sesuai kondisi !
  3. Input B dan D akan menuju ke gerbang X-OR yang merupakan operasi penjumlahan ekslusif dimana jika hasil penjumlahan merupakan bilangan ganjil maka output dari gerbang X-OR akan berlogika 1. 
  4. Input AC'D dan ABC' akan menuju ke gerbang AND yang merupakan operasi perkalian dimana output hanya akan berlogika 1 jika semua input berlogika 1. 
  5. Lalu output dari gerbang X-OR dan gerbang AND akan menuju ke gerbang OR yang merupakan gerbang logika operasi penjumlahan, dimana outputnya akan berlogika 0 jika semua input berlogika 0. 

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]







7. Link Download [Kembali]

Video [download]




Laporan akhir 1

  /   Tidak ada komentar   


1. Jurnal [Kembali]





2. Alat dan Bahan [Kembali]

  1. Panel DL 2203D
  2. Panel DL 2203S
  3. Panel DL 2203C
  4. Jumper

 

 


3. Rangkaian Simulasi [Kembali]





4. Prinsip Kerja Rangkaian [Kembali]

pada percobaan 1 kita menggunakan 

  1. Panel DL 2203D
  2. Panel DL 2203C
pada panel DL 2203D kita menggunakan B1 dan B0 sebagai input yang akan diujikan nantinya pada gerbang logika yang ada pada panel DL 2203C yaitu:
  1. NOT : pembalik input (input =1, output =0)
  2. AND : perkalian input (hasil perkalian input =1, output =1)
  3. OR : penjumlahan input (hasil penjumlahan input tidak=0, output =1)
  4. XOR : penjumlahan eksklusif input (output =1, jika hasil penjumlahan merupakan bilangan ganjil)
  5. NAND : perkalian input, lalu dibalikkan
  6. NOR : penjumlahan input, lalu dibalikkan
  7. XNOR : penjumlahan eksklusif input (output =1, jika hasil penjumlahan merupakan bilangan genap)
output dari gerbang logika dapat kita lihat pada Panel DL 2203D pada H1-H7 berupa LED, dimana LED aktif =1 dan LED mati =0.

input B1 bisa divariasikan dengan menggunakan clock.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

7. Link Download [Kembali]

video [download]